制程能力
32层复杂叠层可造，脉冲电镀匀铜厚，阻抗板制程力覆盖全场景
精准阻抗，定义高速电路新标杆
信号稳、损耗低、抗干扰，赋能各类高速电子设备
- 精准阻抗控制
高精度LDI曝光配合时域反射(TDR)检测，实现阻抗公差可达±5%(可选±3%，满足最严苛设计需求)
- 专用高频材料
支持PTFE基Rogers、Taconic等低介质损耗材料，Dk可选1.7–10，适配微波至毫米波频段应用
- 灵活阻抗结构
支持微带线(stripline)、共面波导(CPW)与倒装线(custom embedded stripline)等多种阻抗形式，满足不同堆叠与工艺需求
- 一致性介质厚度
实时在线厚度监测与双面同步压合，介质层厚度公差可达±0.005 mm，保证批次间电性能高度一致
- 超低插损与高回波损耗
采用精细蚀刻与专业铜箔材质，使插损低至0.2 dB/inch (10 GHz)，回波损耗>20 dB，提升信号传输效率
- 全板100%测试
配备自动阻抗测试仪、飞针阻抗测试台与AOI，覆盖每板每路阻抗检测，数据可追溯，确保出厂阻抗符合设计指标
控制阻抗的三种主要类型
影响控制阻抗的主要因素
1、频率和温度：在高频下，控制阻抗较低，且由于温度升高，控制阻抗会发生热膨胀（±150 ppm）。
2、公差：控制阻抗是根据制造公差设定的。通常控制阻抗的公差为±10%。但有时制造商会设定更小的公差。这就是它影响阻抗的原因。
3、参考地：阻抗控制PCB中的参考地层需要控制阻抗走线来满足要求。有时设计人员会创建部分地，这也会因接地层而影响控制阻抗。
4、布线：有时，由于布线问题，设计人员会减小内外铜层之间的间距。
5、介电材料和厚度：制造商会根据电路板厚度和控制阻抗来设置叠层结构，但他们会选择更高介电常数和更厚的介电材料。因此，最终性能完全受控制阻抗的影响。