从实际案例看PCB跨分割布线的信号恶化程度

一、跨分割布线的危害机理

高速信号跨分割布线是PCB设计中最常见的问题之一。当信号线跨越地平面或电源平面的分割间隙时，其回流路径被中断，导致一系列信号完整性问题。

信号电流与返回电流遵循最小电感路径的原则。正常情况下，返回电流紧贴信号线下方走在参考平面上，环路面积极小。当信号线跨越分割间隙时，返回电流无法直接从间隙下方穿过，必须绕行到分割间隙的端部才能返回。这一绕行导致回流路径被拉长，回路电感急剧增加。

测试数据显示，长度为5cm的分割间隙可使信号上升时间从300ps恶化至400ps，劣化幅度达33%。部分跨分割的能量会耦合到相邻信号线上形成串扰，还有一部分会转化为EMI能量散逸出去。在跨分割最严重的位置，信号能量最终耦合到旁边信号线的比例显著升高。

二、实际案例一：上升时间从300ps恶化到400ps

为量化跨分割的影响，信号完整性专家Dr. Howard Johnson设计了一个对比实验。在一块测试板上制作了两条15cm长的微带线，层叠结构为信号-地-电源-信号。两条微带线完全相同，唯一区别是其中一条下方参考平面存在5cm长的分割间隙。

使用Agilent Infiniium示波器测量两条线的信号上升时间。参考平面完整的信号上升时间为300ps，跨分割的信号上升时间延长至400ps，比前者慢了33%。上升时间的增加直接导致时序裕量减少、眼图闭合、数据误码率升高。

分割间隙对信号的高频分量影响尤其显著。分割相当于一个低通滤波器，将信号中的高频成分反射回源端。被反射的能量一方面衰减了信号边缘的陡峭度，另一方面可能引起振铃和过冲。

三、实际案例二：跨分割引起的串扰急剧增加

另一个实际案例展示了跨分割对串扰的影响。在原始设计中，信号线和相邻的干扰线都走在完整参考平面上，串扰水平较低。当干扰线跨越分割间隙后，情况发生了显著恶化。

跨分割后的串扰幅度相比于未跨分割时的串扰，出现了大幅增加。增加的串扰中包含明显的谐振尖峰，该谐振峰出现在与分割间隙长度相对应的1/4波长频率点。2GHz左右的频点出现了串扰峰值，该频率对应的1/4波长正好等于跨分割的沟道长度。

四、实际案例三：仿真中阻抗不连续的量级评估

有工程师针对DDR走线跨分割进行了详细的仿真分析。信号线布在第7层，第6层为完整地平面（主回流路径），底层为多个分割的电源平面。在polar软件中分别计算跨分割区域上下两段的特征阻抗。

底层有参考平面时特征阻抗稳定在目标值；跨分割区域参考平面缺失后特征阻抗发生跳变，偏离值达到15-20欧姆，反射系数增大。在820mil总走线长度下，跨分割引起的波形过冲有所增加、眼图质量有所下降。

在跨分割长度较短时，影响尚在接受范围之内。当各段跨分割长度增加5倍后，过冲电压显著增大、信号振铃加剧。在长距离跨分割布线中，必须采取措施补偿阻抗跳变或加宽分割间隙。

五、工程案例四：ST官方评估板的工程妥协

ST公司的一款无线充电评估板的PCB设计引发了技术讨论。在该评估板的Gerber文件中，顶层线圈驱动信号线在跨过电源平面分割区时切割了AC1和AC2高压输入区域。有工程师指出这种布线方式违反设计常规。

ST官方回应称这是一种工程权衡：增加完整地平面需要增加层数，会大幅提高成本。尽管存在跨分割走线，该评估板仍通过了EMC和安全测试。跨分割设计在成本压力下可以被接受的前提条件是充分评估风险并通过EMC验证。

六、跨分割的工程补救措施

当跨分割无法避免时，可采取以下措施减轻信号恶化程度。

桥接电容法：在分割间隙两侧紧邻信号线放置0.01-0.1μF电容，为返回电流提供高频通路。电容阵列采用跨层耦合结构后，跨分割区域的回波损耗改善12dB，插入损耗降低0.8dB/cm。

微型地桥接：在电源分割区采用锯齿形边缘设计的桥接带，植入高磁导率复合材料，设置分布式RC吸收单元。实测显示3GHz频段阻抗波动从±25%收缩至±5%以内。

过孔围栏法：在分割间隙两侧密集布置接地过孔，构成垂直屏蔽墙，过孔间距需要小于λ/8。差分信号跨分割时可额外布置一对补偿过孔，使差模-共模转换系数降低12-15dB。

七、如何彻底消除跨分割的影响

尽管跨分割可以通过很多技巧补救，但最简单有效的方法是从源头避免。

分区不分割：采用统一地平面，仅将PCB划分为模拟区和数字区，各类信号严格限制在本区域布线，不切割地平面。此做法可使数字返回电流不会流入模拟区域。

完整参考层：确保高速信号线下方有连续参考平面（地层或电源层）。信号线离其最近的那个平面层决定其回流路径，只要该平面层完整，距离更远的跨分割电源区不会影响信号质量。

跨分割跨越必须经过时，可对分割间隙做局部开窗设计和不完全分割，或使用专用的过渡结构来保证阻抗匹配与电磁耦合。

八、总结

通过多个实际案例和数据可以得出量化结论：跨分割会使高速信号上升时间减慢约25-33%，共模与串扰噪声恶化15-25dB，同时引起10-25欧姆的阻抗跳变。在2-3GHz频点附近谐振最强（对应于常见跨分割沟槽的1/4波长），使该频点EMI发射严重超标。

从规避风险的角度出发，高速信号线下方必须保留一个完整的参考平面，采用“大统一地加分区域布局”的策略。条件不允许时必须通过桥接电容、地过孔围栏或微型地桥等方法将阻抗不连续控制在±10%以内，跨分割长度也要限制在100mil以下。