电源平面与地平面的相邻层间距对平面电容贡献的计算

电源平面与地平面在PCB中构成平行板电容器。当交流电流流过平面时，平面之间通过电场耦合形成分布电容，这个电容可以为高频噪声提供低阻抗路径，减少外部去耦电容的依赖。平面电容的大小与平面面积成正比，与平面间距成反比。平面间距越小，电容越大，高频去耦效果越好。

平行板电容器的电容计算公式为C = ε0 × εr × A / d，其中C为平面电容，ε0为真空介电常数8.85×10^{-12}F/m，εr为介质材料的相对介电常数，A为电源平面与地平面重叠的面积，d为电源平面与地平面之间的介质厚度。对于PCB设计，常用实用公式为C(pF) = 0.225 × εr × A(inch²) / d(inch)，或者C(pF) = 0.0885 × εr × A(cm²) / d(mm)。工程实践中，1平方英寸平面在2mil间距、FR-4材料（εr≈4.2）下的电容值，通过公式计算约为C=0.225×4.2×1/0.002≈472.5pF。实测值约450-470pF，与理论计算基本吻合。

层间距是平面电容的敏感参数。间距从4mil减少到2mil时，电容增加一倍，阻抗减半；间距从2mil减少到1mil时，电容再翻倍。常用层间距的平面电容密度为4mil间距时约0.25nF/in²，2mil间距时约0.5nF/in²，1mil间距时约1.0nF/in²，0.5mil间距时约2.0nF/in²。平面电容的自谐振频率一般远高于集总去耦电容，与平面尺寸有关，例如4英寸×4英寸平面在2mil间距下首个谐振峰约300-600MHz。在几十MHz至几百MHz频段，平面电容提供的阻抗很低，能有效抑制高频噪声。

电源地平面电容与分立去耦电容并联，共同构成电源分配网络的阻抗。平面电容的加入可以降低PDN在中高频段的阻抗峰值。在100MHz-500MHz频段，若平面间距为2mil，平面电容可贡献约20-25dB的阻抗降低，减少所需高频去耦电容的数量。某DDR4供电设计中，2mil间距的平面电容实现了约0.5nF/in²的电容密度，在200MHz处将PDN阻抗从0.3Ω降低到0.1Ω以下，减少了16颗0.1μF电容的用量。

在叠层设计时，优先将电源平面与地平面紧邻放置，建议间距≤2mil（50μm）以实现高平面电容。薄介质（2mil以下）提供的电容密度可替代部分中高频去耦电容，但需兼顾制程能力，2mil以下介质在部分PCB厂加工有难度且成本上升。平面电容只能在一个有限频段内有效，不能完全替代分立电容。低频段仍需大容量钽电容或电解电容，极高频段仍需小容值0.01μF至0.1μF的高频电容。

计算示例：某10层板电源层与地层单独占用相邻两层L2和L3，平面面积A=20cm×15cm=300cm²，介质厚度d=2mil=0.0508mm，εr=4.0。代入公式C=0.0885×4.0×300/0.0508≈2090pF≈2.1nF。该2.1nF电容在200MHz处等效阻抗Z=1/(2πfC)≈0.38Ω，实际因平面分布电感效应阻抗约0.2-0.25Ω。叠加分立电容后总PDN阻抗可降至10-20mΩ。

平面电容是高速PCB设计中宽频带低阻抗电源分配网络的重要组成部分。通过将电源平面与地平面紧耦合且间距不超过2mil，可获得显著的中高频去耦能力，降低电源分配网络阻抗峰，减少高频去耦电容数量。平面电容的计算依赖于C=0.225×εr×A/d（英寸单位）或C=0.0885×εr×A/d（毫米单位），在FR-4材料εr约3.5-4.2时，2mil间距的平面电容密度约0.5nF/in²。平面电容与分立电容协同，可实现从低频到高频的全程低阻抗电源分配，是高可靠性数字系统设计的关键技术之一。