PCB设计中假差分走线与真差分走线的识别与处理

一、真差分与假差分的基本定义

真差分信号是指两条信号线共同传输一个完整的差分信号，两条线之间存在明确的耦合关系，信号内容互为反相，接收端检测的是两线电压之差。典型的真差分信号包括LVDS、PCIe、USB 3.0/4.0、HDMI、以太网等高速串行接口。真差分对的两条线共同构成一个信号回路，电流在一根线上流出，在另一根线上流回。

假差分是指两条独立的单端信号线被人为地以差分对形式布线，但两条线在电气上并无直接的差分关系。每条线承载独立的单端信号，电流各自通过地平面返回，它们之间没有互补的耦合关系。常见的假差分信号包括DDR地址/数据总线、并行数据总线、低速控制信号以及部分SPI、I2C等非差分接口在布线时被错误地按差分对要求等长耦合。

二、真差分的电气特征与设计要求

真差分信号要求两条线长度相等，以确保信号在接收端相位差180°，时延差通常要求小于信号周期的5-10%。10Gbps信号要求对内等长控制在5mil以内，PCIe 5.0要求32Gbps下控制1-2mil以内。差分对对内必须紧密耦合，保持恒定的间距，通常为线宽的1-2倍，以维持稳定的差分阻抗。

真差分信号在拐角绕线时，必须保持两条线的耦合对称性。蛇形绕线必须同时在差分对的两条线上同步进行，不能只绕其中一条。差分对要求两条线的过孔数量和位置完全对称。真差分对周围必须保持完整的参考平面，避免地平面分割或开槽，否则回流路径不对称会引起共模噪声。

三、假差分的识别与处理方法

假差分信号虽然是单端信号，但按照差分形式布线可减少串扰，或借用差分对命名规范提高了布线密度，但设计者必须清楚其本质仍是单端。

DDR3/DDR4的数据线在布线时常常成对等长、等间距。但每条DQ线的回流路径是独立的地平面，两条DQ线之间没有互补的耦合。因此，DDR数据线应按单端信号进行阻抗控制，对内等长可放宽至10-20mil即可满足时序要求，过严反而造成布线复杂化。

假差分信号在走线时，每条线应有独立的过孔和返回路径。单端信号线成对布线时，不必过度耦合，间距可放宽至3-4倍线宽以减小串扰。假差分信号的两条线不必要求完全对称的绕线方式，单条线绕线即可补偿长度差。

四、共模抑制性能的差异

真差分信号依靠两条线上的噪声相互抵消，共模抑制能力可达20-40dB。当差分对内等长控制在5mil以内，且耦合紧密时，在实际应用中可将共模噪声抑制在可接受范围。假差分信号几乎没有共模抑制能力，两条单端线上的噪声是独立存在的，不会被抵消。

在2-5GHz频段，真差分对的SCD21（差模到共模转换系数）通常低于-25dB，假差分对的SCD21可能只有-10至-15dB。假差分信号在差分布线时若过分强调等长和耦合，会引起额外的串扰，反而比单端走线更差。

五、假差分误用导致的信号问题

实际工程中假差分走线的常见误区是将单端信号线强制要求遵循差分规则，导致布线复杂化和信号质量下降。

DDR设计中要求地址线、数据线等长，但并非要求数据线之间按差分对耦合。设计者误将DQ和DQS捆绑为差分，结果造成DQ和DQS之间的串扰增加，时序裕度降低。

混合信号板中模拟信号被当作差分信号布线，但模拟电路对分布电容敏感，过分耦合可能会改变信号幅值。

六、高速设计中假差分的特殊注意事项

假差分信号线的回流路径是完整的地平面。即使两条线成对布线，也无需在两条线之间添加地线或共模扼流圈，多此一举反而不利。假差分信号线的参考平面不能有分割或开槽，因为单端信号对回流路径的依赖比差分信号更敏感。任何平面不连续都可能引起信号的反射和辐射。

七、总结

设计师应从信号协议和电气特性区分真差分与假差分，避免在不恰当的地方滥用差分规则。真差分信号强调等长、紧耦合、过孔对称和返回路径平衡，SCD21需低于-25dB。假差分信号本质上是单端信号，应按单端信号控制阻抗和回流路径，过分耦合和等长控制只会增加布线难度而带来实质性好处。

当无法确定某组信号是否为真差分时，默认按假差分处理，避免过度设计。常用接口中LVDS、PCIe、USB、HDMI等是真差分；DDR、SPI、I2C、并行总线等是假差分。对于假差分信号线成对布线时，建议间距保持3-4倍线宽，减少串扰。对内等长控制在10-20mil即可满足时序，不必像真差分那样严控1-5mil。真差分是天生一对，假差分只是邻居结伴而行。混淆两者的处理方式，可能会导致信号质量下降和成本增加。