PCB布局与接地射频电路抗干扰的核心保障

一、PCB 布局的核心原则：分区、短距、隔离

1. 功能分区明确：严格划分射频区、数字区、电源区、模拟区，各区独立布局、互不交叉。射频区（放大器、滤波器、混频器、天线接口）集中放置在 PCB 边缘，远离数字电路（MCU、时钟、数据线）与电源模块（稳压芯片、电感、电容），避免数字噪声与电源干扰耦合到射频链路。
2. 射频路径最短化：射频主信号路径（从天线→LNA→混频器→滤波器→PA→天线）必须最短、最直，每增加 1mm 走线，2.4GHz 信号损耗约 0.1dB，高频段损耗更显著。走线避免弯折、过孔（过孔寄生电容约 0.5~1pF / 个），优先表层布线，减少信号衰减与寄生耦合。
3. 强弱信号隔离：高功率信号（PA 输出、天线端）与低功率信号（LNA 输入、混频器）严格隔离，间距≥2mm，避免高功率信号串扰低功率链路，导致噪声增大、灵敏度下降。敏感电路（如 LNA、振荡器）远离大功率元件（如 PA、电感、MOS 管），必要时采用金属屏蔽罩隔离。
4. 元件布局对称化：差分射频电路（如差分 LNA、混频器）元件布局严格对称，走线长度、宽度一致，减少共模干扰，保证信号相位平衡；匹配元件（LC 网络）靠近射频芯片引脚，缩短走线长度，抑制寄生参数影响。

二、接地设计：射频电路的 “生命线”

1. 完整地平面设计：射频电路下方必须预留大面积、连续的地平面（内层或底层），无裂缝、无分割，为射频信号提供最短回流路径。地平面能屏蔽外部干扰、减少寄生电容，同时稳定射频元件的接地电位，避免电位波动导致的信号漂移。
2. 多点接地与就近接地：射频元件（芯片、电感、电容、屏蔽罩）的接地引脚就近接地，通过短而粗的过孔（孔径≥0.3mm）直接连接到地平面，接地长度≤1mm，减少接地阻抗。高频下，单点接地会导致接地阻抗过大，信号回流路径过长，引发干扰与损耗，因此必须多点接地，缩短回流路径。
3. 地平面分割与隔离：数字地、模拟地、射频地分离设计，三者之间通过磁珠或 0Ω 电阻单点连接，避免数字噪声通过地平面耦合到射频地。射频地需独立、完整，远离数字地与电源地，分割间距≥1mm，减少地电位差与干扰耦合。
4. 屏蔽罩接地：射频屏蔽罩（金属材质）必须四周多点接地，与地平面紧密连接，形成完整屏蔽腔体，抑制内部信号向外辐射、外部干扰向内侵入。屏蔽罩接地不良会导致屏蔽失效，反而加剧干扰。

三、PCB 板材与层叠设计：射频性能的基础

1. 板材选型：高频射频电路（≥1GHz）优先选用低介电常数（Dk≤4.0）、低损耗（Df≤0.01）、介电常数均匀的板材（如 ROGERS、FR-4 高频版），减少信号损耗与寄生电容的温度系数；低频射频电路（<1GHz）可选用普通 FR-4 板材，兼顾成本与性能。
2. 层叠设计：射频 PCB 常用4 层或 6 层板，层叠结构遵循 “信号层 - 地层 - 电源层 - 信号层” 原则：表层为射频信号层，第二层为完整射频地平面，第三层为电源层，底层为数字信号层。该结构能保证射频信号层与地平面紧密耦合，减少寄生电容，稳定特性阻抗（50Ω），同时隔离电源干扰与数字噪声。